Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++

Параметр	Минимум	Максимум
Короткий цикл чтения через IDMA
Требуемые длительности:
tIKR-IACK=0 до начала чтения1, нс	0
tIRP Продолжительность сигнала чтения, нс	15
Характеристики переключения:
tIKHR-IACK=0 после начала чтения1, нс		15
tIKDH Удержание данных после окончания чтения2, нс	0
tIKDD Сброс данных после окончания чтения2, нс		10
tIRDE Активизация предыдущих данных, нс	0
tIRDV Достоверность предыдущих данных		15

Примечания:

¹ Начало чтения: -IS=0 и -IRD=0.

² Конец чтения: -IS=1 или -IRD=1.

Таблица 8.4 Временные параметры диаграммы короткого цикла записи через порт IDMA

Параметр	Минимум	Максимум
Короткий цикл записи через IDMA
Требуемые длительности:
tIKW-IACK=0 до начала записи1, нс	0
tIWP Продолжительность записи1,2, нс	15
tIDSU Установка данных до окончания записи2, нс	5
tIDH Удержание данных после окончания записи2, нс	2
Характеристики переключения:
tIKHW от начала записи до -IACK=1, нс		15

Примечания:

¹ Начало записи: -IS=0 и -IWR=0.

² Конец записи: -IS=1 или -IWR=1.

Во время длинного цикла данные читаются и записываются с ожиданием готовности порта по сигналу -IACK, который активизируется только после непосредственной записи или чтения данных в памяти процессора.

Временные диаграммы для данных циклов обращения показаны на рис. 8.5 и 8.6 соответственно. В табл. 8.5 и 8.6 приведены характеристики сигналов для этих диаграмм.

Рис. 8.5. Временные диаграммы длинного цикла чтения через порт IDMA

Рис. 8.6. Временные диаграммы длинного цикла записи через порт IDMA

Таблица 8.5 Временные параметры диаграммы длинного цикла чтения через порт IDMA

Параметр	Минимум	Максимум
Длинный цикл чтения через IDMA
Требуемые длительности:
tIKR-IACK=0 до начала чтения1, нс	0
tIRP Продолжительность сигнала чтения, нс	15
Характеристики переключения:
tIKHR-IACK=0 после начала чтения1, нс		15
tIKDS Установка данных перед -IACK=0, нс	0,5 tCK5-10
tIKDH Удержание данных после окончания чтения2, нс	0
tIKDD Сброс данных после окончания чтения2, нс		10
tIRDE Активизация предыдущих данных, нс	0
tIRDV Достоверность предыдущих данных, нс		15
tIRDH1 Удержание предыдущих данных (DM/PM1), нс	2 tCK-5
tIRDH2 Удержание предыдущих данных (PM2), нс	tCK-5

Примечания:

¹ Начало чтения: -IS=0 и -IRD=0.

² Конец чтения:-IS=1 или -IRD=1.

³ Чтение памяти DM или первой половины РМ.

⁴ Чтение второй половины РМ.

⁵ t_CK — период тактовой частоты процессора.

Таблица 8.6 Временные параметры диаграммы длинного цикла записи через порт IDMA

Параметр	Минимум	Максимум
Длинный цикл записи через IDMA
Требуемые длительности:
tIKW-IACK=0 до начала записи1, нс	0
tIKSU Установка данных перед -IACK=0, нс	0,5 tCK2+1
tIKH Удержание данных после -IACK=0, нс	2
Характеристики переключения:
tIKLW От начала записи до -IACK=0, нс	1,5 tCK
tIKHW От начала записи до -IACK=1, нс		15

Примечания:

¹ Начало записи: -IS=0 и -IWR=0.

² t_СK — период тактовой частоты процессора.

Сигнал подтверждения данных -IACK допускается не использовать, если скорость обращения к порту со стороны адаптера невысокая и достоверность данных обеспечивается задержкой самих сигналов управления.