Встраиваемые системы. Проектирование приложений на микроконтроллерах семейства 68HC12/HCS12 с применением языка С

Ответ: Минимальное значение частоты дискретных отсчетов, достаточное для полного восстановления исследуемого сигнала, равно удвоенной частоте высшей гармонической составляющей этого сигнала:

f_S ≥ 2 f_h = 2×4,2 = 8,4 кГц

Поэтому 10000 выборок в с, которые эквивалентны частоте 10 кГц, достаточно для достоверного восстановления сигнала.

2. Число разрядов преобразования модуля АЦП в составе МК семейства HC12 равно восьми. Чему равна разрешающая способность этого АЦП в мВ, если U_RH = 5,0 В, а U_RL = 0 В.

Ответ:

(U_RH – U_RL)/2ⁿ = (5,0 – 0,0)/256 = 19,53 мВ

3. Если модуль АЦП микроконтроллера 68HC12B32 установили в режим 10-разрядного преобразования. Чему равна его разрешающая способность при условии, что величина напряжения источников U_RH и U_RL осталась прежней?

Ответ:

(U_RH – U_RL)/2ⁿ = (5,0 – 0,0)/024 = 4,88 мВ

4. На вход АЦП поступает импульсный сигнал в форме меандра с частотой 2 кГц. Анализ амплитуд гармонических составляющих этого сигнала показал, что амплитуда 20-ой гармоники является значимой и должна быть учтена в цифровом представлении этого сигнала. Какой должна быть частота дискретизации в процессе измерения?

Ответ:

f_S ≥ 2 f_h = 2×20 = 40 кГц

5. Сколько бит данных в секунду генерирует 8-разрядный АЦП при частоте выборке сигнала 40 кГц?

Ответ:

f_S × n = 40000 × 8 = 320000 бит/с

6. Предположим, что частотный диапазон музыкального сигнала составляет от 20 Гц до 20 кГц. Этот сигнал должен быть записан на компакт диск с использованием 16-разрядного АЦП, частоту дискретизации предполагается установить 44 кГц. Правильно ли выбрана частота дискретизации? Чему равна скорость потока данных при воспроизведении диска?

Ответ:

В соответствии с критерием Найквиста частота дискретизации выбрана верно. Она должна составлять не менее 220 кГц = 40 кГц. Выбранное значение 44 кГц превышает минимально необходимое значение частоты дискретизации. Скорость потока данных составляет:

f_S × n × (число каналов) = 44000 × 16 × 2 = 1,41 Мб/с

4.21. Принцип действия АЦП

Известно несколько различных способов преобразования аналогового сигнала в цифровой код. Для большинства способов сигнал, подлежащий оцифровке, должен оставаться постоянным в течение всего времени аналого-цифрового преобразования. Поэтому большинство АЦП в качестве входной цепи используют так называемое устройство выборки и хранения (УВХ). УВХ — это электронная цепь с накопительным конденсатором, которой до начала преобразования заряжается до уровня измеряемого напряжения, затем напряжение на конденсаторе остается неизменным в течение времени преобразования. По способу преобразования различают следующие типы АЦП:

• последовательного приближения;

• двойного интегрирования;

• прямого счета;

• параллельные АЦП.

Мы рассмотрим только способ последовательного приближения, поскольку именно этот способ используется в модуле аналого-цифрового преобразователя МК семейства 68HC12/HCS12. Если у читателя возникнет желание познакомиться с другими способами преобразования, то он может обратиться к книге авторов Pack и Barret [2002].

4.21.1. АЦП последовательного приближения

а) Функциональная схема

б) Диаграмма, поясняющая принцип действия АЦП последовательного приближения

Рис. 4.82. Аналого-цифровой преобразователь последовательного приближения

Структурная схема АЦП последовательного приближения представлена на рис. 4.82. Алгоритм функционирования АЦП последовательного приближения рассмотрим на примере. Предположим, что вывод низкого уровня опорного напряжения V_RL нашего АЦП подключен к потенциалу 0 В, а вывод высокого уровня опорного напряжения V_HL — к потенциалу 5,0 В. АЦП формирует на выходе 8-разрядный двоичный код. Число различных кодов, которыми может быть представлен результат оцифровки, составляет 2⁸ = 256. Разрешающая способность нашего АЦП составляет:

(5,0 – 0,0)/256 = 19,53 мВ

Процесс аналого-цифрового преобразования по способу последовательного приближения многотактный. Число тактов, необходимое для выполнения одного преобразования, равно числу двоичных разрядов в представлении результата. Таким образом, в нашем примере на выходе АЦП будет сформирован восьмиразрядный двоичный код результата после завершения восьмого такта преобразования. Процесс преобразования запускается по сигналу Start.

Диаграмма рис. 4.82 отражает процесс формирования цифрового кода в АЦП последовательного приближения. На каждом такте формируется один двоичный разряд результата: на первом такте — старший разряд D7, на втором такте — разряд D6 и т.д., заканчивая младшим разрядом D0 на восьмом такте.

На первом такте в регистре последовательного приближения устанавливается код K1=10000000b. Этот код поступает на вход цифро-аналогового преобразователя (ЦАП), опорное напряжение которого равно U_REF=U_RH–U_RL=5,0 В.